# **EUROPEAN PATENT OFFICE**

## **Patent Abstracts of Japan**

**PUBLICATION NUMBER** 

06295243

PUBLICATION DATE

21-10-94

APPLICATION DATE

08-04-93

APPLICATION NUMBER

05081910

APPLICANT: MITSUBISHI ELECTRIC CORP;

INVENTOR:


SUZUKI KATSUNORI:

INT.CL.

G06F 9/38 G06F 1/32 G06F 1/04

TITLE

**DATA PROCESSOR** 



ABSTRACT:

PURPOSE: To avoid useless power consumption in other stage being in a stand-by state, in the case a comparatively long time is required for the processing in a certain stage, in the data processor for executing the pipeline processing.

CONSTITUTION: The data processor is provided with clock supply selecting circuits 131-134 which can select whether supply of a clock to each pipeline processing stage 101-103, 106 and 107 is executed or stopped, or a power source supply selecting circuit which can select whether power feeding is executed or not, and constituted so that at the time of processing of a specific instruction which requires a compatively long time for the processing in an E stage 107 being a specific pipeline processing stage, supply of a clock or power feeding to each stage 101-103, and 106 of the pre-stages of its stage 107.

COPYRIGHT: (C)1994,JPO

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平6-295243

(43)公開日 平成6年(1994)10月21日


(51) Int.Cl. <sup>5</sup> G 0 6 F	9/38 1/32		識別記号 310 E		庁内整理番号 9193-5B	FI			技術表示箇所	
	1/04		301	С	7165-5B 7165-5B	G06F 審査請求		332 請求項の数6	В	
									o. OL	(全 23 頁)
(21)出願番号		特顯平5-81910				(71)出願人	OMMXMG013 三菱電機株式会社			
(22)出願日		平成5年(1993)4月8日						************************************		2番3号
()		1 220 - (1000) 173 0 12				(72)発明者	鈴木 勝則			
								尹丹市瑞原4丁  生北伊丹製作所		地 三菱電機
						(74)代理人	弁理士	高田 守		

## (54) 【発明の名称】 データ処理装置

## (57)【要約】

【目的】 パイプライン処理を行うデータ処理装置において、あるステージでの処理に比較的長時間を要する場合に、他の待機状態になっているステージでの無駄な電力消費を回避し得ることを目的とする。

【構成】 各パイプライン処理ステージ101, 102, 103, 106, 107 へのクロックの供給を行うかまたは停止するかを選択可能なクロック供給選択回路131, 132, 133, 134、または給電をを行うかまたは停止するかを選択可能な電源供給選択回路141, 142, 143, 144 を備えており、特定のパイプライン処理ステージであるEステージ107での処理に比較的長時間を要する特定の命令の処理に際してそのステージ107 よりも前段の各ステージ101, 102, 103, 106へのクロックの供給または給電を停止するようにしている。



#### 【特許請求の範囲】

前記複数の処理ステージの内の特定の処理ステージでの 処理に際して他の処理ステージが待機状態になる特定の 命令が処理されていることを検出する特定命令検出手段

処理中の命令の次の命令のアドレスを計算する次命令ア 10 ドレス計算手段と、

前配クロック供給配線から前配各処理ステージへのクロックの供給を行うか、または停止するかを選択するクロック供給選択手段と、

外部から次にフェッチすべき命令のアドレスを記憶する 命令フェッチアドレス配憶手段とを備え、

前配クロック供給選択手段は、前記特定命令検出手段が 特定の命令が処理されていることを検出した場合に待機 状態になっている処理ステージへのクロックの供給を停止し、前記特定の処理ステージでの処理が終了した場合 20 に前配各処理ステージへのクロックの供給を行い、

前記次命令アドレス計算手段は、前記特定の処理ステージでの処理が終了した場合に、次命令のアドレスを前記命令フェッチアドレス記憶手段に与えて次命令をフェッチさせるべくなしてあることを特徴とするデータ処理装置。

前配複数の処理ステージの内の特定の処理ステージでの 30 処理に際して他の処理ステージが待機状態になる特定の命令が処理されていることを検出する特定命令検出手段と、

処理中の命令の次の命令のアドレスを計算する次命令ア ドレス計算手段と、

前配電源供給配線から前配各処理ステージへの給電を行うか、または停止するかを選択する電源供給選択手段 と、

外部から次にフェッチすべき命令のアドレスを配憶する 命令フェッチアドレス記憶手段とを備え、

前配電源供給選択手段は、前配特定命令検出手段が特定 の命令が処理されていることを検出した場合に待機状態 になっている処理ステージへの給電を停止し、前配特定 の処理ステージでの処理が終了した場合に前記各処理ス テージへの給電を行い、

前記次命令アドレス計算手段は、前記特定の処理ステージでの処理が終了した場合に、次命令のアドレスを前記命令フェッチアドレス記憶手段に与えて次命令をフェッチさせるべくなしてあることを特徴とするデータ処理装優。

【請求項3】 外部からフェッチした命令を、それぞれがクロック供給配線から供給されるクロックに同期して動作する複数の処理ステージでパイプライン処理するデータ処理装置において、

前記複数の処理ステージの内の特定の処理ステージでの 処理に際して他の処理ステージが待機状態になる特定の 命令のアドレスを予め記憶する特定命令アドレス記憶手 段と、

処理中の命令のアドレスと前記特定命令アドレス記憶手 段に記憶されているアドレスとを比較する比較手段と、 処理中の命令の次の命令のアドレスを計算する次命令ア ドレス計算手段と、

前配クロック供給配線から前配各処理ステージへのクロックの供給を行うか、または停止するかを選択するクロック供給選択手段と、

外部から次にフェッチすべき命令のアドレスを配憶する 命令フェッチアドレス記憶手段とを備え、

前記クロック供給選択手段は、前配特定命令検出手段が 特定の命令が処理されていることを検出した場合に特機 状態になっている処理ステージへのクロックの供給を停止し、前配特定の処理ステージでの処理が終了した場合 に前配各処理ステージへのクロックの供給を行い、

前配次命令アドレス計算手段は、前配特定の処理ステージでの処理が終了した場合に、次命令のアドレスを前記命令フェッチアドレス配憶手段に与えて次命令をフェッチさせるべくなしてあることを特徴とするデータ処理装置。

【請求項4】 外部からフェッチした命令を、それぞれ が電源供給配線から給電されて動作する複数の処理ステ の ージでパイプライン処理するデータ処理装置において、

前記複数の処理ステージの内の特定の処理ステージでの 処理に際して他の処理ステージが待機状態になる特定の 命令のアドレスを予め配憶する特定命令アドレス配億手 段と、

処理中の命令のアドレスと前記特定命令アドレス記憶手段に記憶されているアドレスとを比較する比較手段と、 処理中の命令の次の合金のアドレスを影響する状态会で

処理中の命令の次の命令のアドレスを計算する次命令アドレス計算手段と、

前記電源供給配線から前記各処理ステージへの給電を行 40 うか、または停止するかを選択する電源供給選択手段 と

外部から次にフェッチすべき命令のアドレスを記憶する 命令フェッチアドレス記憶手段とを備え、

前記電源供給選択手段は、前記特定命令検出手段が特定 の命令が処理されていることを検出した場合に待機状態 になっている処理ステージへの給電を停止し、前配特定 の処理ステージでの処理が終了した場合に前記各処理ス テージへの給電を行い、

前記次命令アドレス計算手段は、前記特定の処理ステー 50 ジでの処理が終了した場合に、次命令のアドレスを前記

<del>--668--</del>

命令フェッチアドレス記憶手段に与えて次命令をフェッチさせるべくなしてあることを特徴とするデータ処理装 優。

【請求項5】 外部からフェッチした命令を、それぞれがクロック供給配線から供給されるクロックに同期して動作する複数の処理ステージでパイプライン処理するデータ処理装置において、

前記複数の処理ステージの内の特定の処理ステージでの 処理に際して他の処理ステージが待機状態になる特定の 命令が処理されていることを検出する特定命令検出手段 10 と

処理中の命令の次の命令のアドレスを計算する次命令ア ドレス計算手段と、

前配クロック供給配線から前配各処理ステージへのクロックの供給を行うか、または停止するかを選択するクロック供給選択手段と

外部から次にフェッチすべき命令のアドレスを記憶する 命令フェッチアドレス記憶手段と、

前配各処理ステージ内に設けられ、それぞれの処理結果 を記憶する静的記憶手段とを備え、

前配クロック供給選択手段は、前配特定命令検出手段が 特定の命令が処理されていることを検出した場合に待機 状態になっている処理ステージへのクロックの供給を停止し、前記特定の処理ステージでの処理が終了した場合 に前記各処理ステージへのクロックの供給を行い、

前記次命令アドレス計算手段は、前記特定の処理ステージでの処理が終了した場合に、次命令のアドレスを前記 命令フェッチアドレス記憶手段に与えて次命令をフェッチさせるべくなしてあることを特徴とするデータ処理装置。

【請求項6】 外部からフェッチした命令を、それぞれが電源供給配線から給電されて動作する複数の処理ステージでパイプライン処理するデータ処理装置において、前配複数の処理ステージでの内の特定の処理ステージでの

処理に際して他の処理ステージが待機状態になる特定の 命令が処理されていることを検出する特定命令検出手段 と、

処理中の命令の次の命令のアドレスを計算する次命令ア ドレス計算手段と、

前記電源供給配線から前記各処型ステージへの給電を行 40 うか、または停止するかを選択する電源供給選択手段 と.

外部から次にフェッチすべき命令のアドレスを記憶する 命令フェッチアドレス記憶手段と、

前配各処理ステージとは別に常時給電され、それぞれの 処理結果を記憶する静的記憶手段とを備え、

前記電源供給選択手段は、前記特定命令検出手段が特定 の命令が処理されていることを検出した場合に待機状態 になっている処理ステージへの給電を停止し、前記特定 の処理ステージでの処理が終了した場合に前記各処理ス 50

テージへの給電を行い、

前記次命令アドレス計算手段は、前記特定の処理ステージでの処理が終了した場合に、次命令のアドレスを前記 命令フェッチアドレス記憶手段に与えて次命令をフェッ チさせるべくなしてあることを特徴とするデータ処理装 冊

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はデータ処理装置に関し、 特に低電力消費型データ処理装置に関し、より具体的に は、パイプライン処理を行う際の各ステージでの待ち時 間における電力消費量を削減し得るデータ処理装置に関 する。

[0002]

【従来の技術】パイプライン処理を行うための複数のステージを備えた従来のデータ処理装置のマイクロプロセッサの構成例を図13のプロック図に示す。図13においてはマイクロプロセッサ3内の5段構成の基本的なパイプライン処理機構が示されている。

20 【0003】即ち、図示されていない外部メモリから命令をプリフェッチする命令プリフェッチステージ (IFステージ)101,命令をデコードするデコードステージ (Dステージ)102,オペランドのアドレス計算を行うオペランドアドレス計算ステージ (Aステージ)103,マイクロRON121のアクセス及びオペランドのプリフェッチを行うオペランドプリフェッチステージ (Fステージ)106,命令を実行する命令実行ステージ (Eステージ)107の5ステージである。

【0004】参照符号1は各ステージにクロックを供給30 するためのクロック供給配線を、2は各ステージに電源を給電するための電源供給配線をそれぞれ示している。なお、Eステージ107には1段のストアバッファ120が備えられている。このEステージ107にストアバッファ120が備えられていることにより、図13に示されているマイクロプロセッサ3は実際には5段以上のパイプライン処理効果を発揮する。

【0005】また、Fステージ106は、マイクロROM121をアクセスするマイクロROM アクセスステージ(Rステージ)104とオペランドをプリフェッチするオペランドプリフェッチステージ(OFステージ)105とを含んでいる。なお、上述のようなマイクロプロセッサ3を有する従来のデータ処理装置では、命令処理に際しては各ステージで均衡したパイプライン処理が行えるように、処理対象の命令を複数のパイプライン処理単位(ステージコード)に分解して処理する。

【0006】ところで、IFステージ101 からDステージ102 へ渡される情報は命令コード108 そのものである。Dステージ102 からAステージ103 に渡される情報は、命令で指定された演算に関する情報と、オペランドアドレスの計算に関する情報との一種類があり、それぞれD

:コード109, Aコード110 と称されるステージコードとと して処理される。

【0007】Aステージ103 からFステージ106 に渡さ れる情報は、マイクロプログラムルーチンのエントリ番 号、マイクロプログラムへのパラメータ等を含む情報 と、オペランドアドレスとアクセス方法の指示情報等を 含む情報との二種類があり、それぞれRコード111,Fコ ード112 と称されるステージコードととして処理され る。Fステージ106 からEステージ107 に渡される情報 は、演算制御情報とリテラル等を含む情報と、オペラン 10 ド、オペランドアドレス等を含む情報との二種類があ り、それぞれEコード113、Sコード114 と称されるステ ージコードととして処理される。

【0008】図14は上述の図13に示されているデータ処 理装置が処理対象とする命令列の一例を示す模式図であ り、図15は各パイプライン処理段階で各ステージにおい て処理される命令の状態を示す模式図である。なお、命 令401 の"smov.b"は割り出し条件付のストリングの転 送命令である。転送はストリング単位で行われ、1回の 転送が終了する都度、割り出し条件がチェックされる。 割り出し条件が成立した場合には、命令はそれ以降の処 理は行われずに終了する。

【0009】以下、この図14に示されている命令列を図 13に示されているマイクロプロセッサ3を有するデータ 処理装置が処理する場合の動作について説明する。ま ず、図示されていない外部メモリから命令401 がIFステ ージ101 にフェッチされる。IFステージ101 にフェッチ された命令401 は命令コード108 としてDステージ102 へ転送される。この状態が図15(a) に示されている。

し、そのデコード結果はDコード109 及びAコード110 としてAステージ103 へ転送される。また、次の命令40 2 が外部メモリからIFステージ101 にフェッチされてD ステージ102 へ転送される。この状態が図15(b) に示さ れている。

【0011】Aステージ103では、命令401の処理が終 了すると、処理結果はRコード111及びFコード112 と してFステージ106 へ転送される。また、命令402 がD ステージ102 からAステージ103 へ転送される。命令40 3が外部メモリからIFステージ101 にフェッチされてD ステージ102 へ転送される。この状態が図15(c) に示さ れている。

【0012】 Fステージ106 では、命令401 の処理が終 了すると、処理結果はEコード113及びSコード114と してEステージ107 へ転送される。また、命令402 がA ステージ103 からFステージ106 へ転送される。命令40 3がDステージ102 からAステージ103 へ転送される。 次の命令404 が 外部メモリからIFステージ101 にフェ ッチされてDステージ102 へ転送される。この状態が図 15(d) に示されている。

【0013】Eステージ107 では、命令401 の処理が終 了すると、命令401 がメモリ費き込みを伴うのであれ ば、ストアパッファ120 に書き込みデータを転送する。 また、命令402 がFステージ106 からEステージ107 へ 転送される。命令403がAステージ103 からFステージ1 06 へ転送される。命令404 がDステージ102からAステ ージ103 へ転送される。次の命令405 が 外部メモリか らIFステージ101 にフェッチされてDステージ102 へ転 送される。この状態が図15(e) に示されている。

#### [0014]

【発明が解決しようとする課題】ところで、上述の命令 401 のEステージ107 での処理に比較的長時間を要する 場合がある。そのような場合に、それより前段のIFステ ージ101, Dステージ102, Aステージ103 , Fステージ10 6 はEステージ107 での処理が終了するまで待機状態に なる。この待機状態になっている各ステージには、電源 供給配線2及びクロック供給配線1を介して電力及びク ロックが供給されており、無駄に電力が消費されてい る。

【0015】本発明はこのような事情に鑑みてなされた 20 ものであり、パイプライン処理を行うデータ処理装置に おいて、あるステージでの処理に比較的長時間を要する 場合に、他の待機状態になっているステージでの無駄な 電力消費を问避し得ることを目的とする。

## [0016]

【課題を解決するための手段】本発明に係るデータ処理 装置は、基本的には、各パイプライン処理ステージへの クロックの供給を行うかまたは停止するかを選択可能な クロック供給選択手段、または給電をを行うかまたは停 【0010】Dステージ102 では、命令401 をデコード 30 止するかを選択可能な電源供給選択手段を備えており、 あるパイプライン処理ステージでの処理に比較的長時間 を要する特定の命令の処理に際してそのステージよりも 前段の各ステージへのクロックの供給または給電を停止 するようにしている。

> 【0017】本発明のデータ処理装置の第1の発明は、 特定の命令の命令コードを予め記憶していてその命令を デコードした場合に検出する特定命令検出手段と、処理 中の命令の次の命令のアドレスを計算する次命令アドレ ス計算手段と、各パイプライン処理ステージへのクロッ クの供給を行うか、または停止するかを選択するクロッ ク供給選択手段と、外部から次にフェッチすべき命令の アドレスを記憶する命令フェッチアドレス記憶手段とを 備えている。

【0018】本発明のデータ処理装置の第2の発明は、 特定の命令の命令コードを予め記憶していてその命令を デコードした場合に検出する特定命令検出手段と、処理 中の命令の次の命令のアドレスを計算する次命令アドレ ス計算手段と、各パイプライン処理ステージへの給電を 行うか、または停止するかを選択するクロック供給選択 50 手段と、外部から次にフェッチすべき命令のアドレスを

記憶する命令フェッチアドレス記憶手段とを備えてい ス

【0019】本発明のデータ処理装置の第3の発明は、特定の命令のアドレスを予め記憶していてその命令をフェッチした場合に検出する特定命令検出手段と、処理中の命令の次の命令のアドレスを計算する次命令アドレス計算手段と、各パイプライン処理ステージへのクロックの供給を行うか、または停止するかを選択するクロック供給選択手段と、外部から次にフェッチすべき命令のアドレスを記憶する命令フェッチアドレス記憶手段とを備 10 えている。

【0020】本発明のデータ処理装置の第4の発明は、特定の命令のアドレスを予め記憶していてその命令をフェッチした場合に検出する特定命令検出手段と、処理中の命令の次の命令のアドレスを計算する次命令アドレス計算手段と、各パイプライン処理ステージへの給電を行うか、または停止するかを選択する電源供給選択手段と、外部から次にフェッチすべき命令のアドレスを記憶する命令フェッチアドレス記憶手段とを備えている。

【0021】本発明のデータ処型装置の第5の発明は、特定の命令の命令コードを予め記憶していてその命令をデコードした場合に検出する特定命令検出手段と、処理中の命令の次の命令のアドレスを計算する次命令アドレス計算手段と、各パイプライン処理ステージへのクロック供給選択手段と、外部から次にフェッチすべき命令のアドレスを記憶する命令フェッチアドレス記憶手段と、各パイプライン処理ステージ内に設けられ、それぞれの処理結果を記憶する静的記憶手段とを備えている。

【0022】本発明のデータ処理装置の第6の発明は、特定の命令のアドレスを予め記憶していてその命令をフェッチした場合に検出する特定命令検出手段と、処理中の命令の次の命令のアドレスを計算する次命令アドレス計算手段と、各パイプライン処理ステージへの給電を行うか、または伊止するかを選択する電源供給選択手段と、外部から次にフェッチすべき命令のアドレスを記憶する命令フェッチアドレス記憶手段と、各パイプライン処理ステージとは別に常時給電され、それぞれの処理結果を配憶する静的配憶手段とを備えている。

[0023]

【作用】本発明のデータ処理装置の第1の発明では、特定命令検出手段が特定の命令が処理されていることをその命令コードにより検出した場合に待機状態になっている各パイプライン処理ステージへのクロックの供給がクロック供給選択手段により停止され、特定のパイプライン処理ステージでの処理が終了した場合に各パイプライン処理ステージへのクロックの供給がクロック供給選択手段により再開されると共に、次命令のアドレスが次命令アドレス計算手段により計算されて命令フェッチアドレス記憶手段に与えられることにより次命令がフェッチ50

される。

【0024】本発明のデータ処理装置の第2の発明では、特定命令検出手段が特定の命令が処理されていることをその命令コードにより検出した場合に待機状態になっている各パイプライン処理ステージへの給電が電源供給選択手段により停止され、特定のパイプライン処理ステージでの処理が終了した場合に各パイプライン処理ステージへの給電が給電供給選択手段により再開されると共に、次命令のアドレスが次命令アドレス計算手段により計算されて命令フェッチアドレス記憶手段に与えられることにより次命令がフェッチされる。

【0025】本発明のデータ処理装置の第3の発明では、特定命令検出手段が特定の命令が処理されていることをその命令アドレスにより検出した場合に待機状態になっている各パイプライン処理ステージへのクロックの供給がクロック供給選択手段により停止され、特定のパイプライン処理ステージでの処理が終了した場合に各パイプライン処理ステージへのクロックの供給がクロック供給選択手段により再開されると共に、次命令のアドレ20 スが次命令アドレス計算手段により計算されて命令フェッチアドレス配億手段に与えられることにより次命令がフェッチされる。

【0026】本発明のデータ処理装置の第4の発明では、特定命令検出手段が特定の命令が処理されていることをその命令アドレスにより検出した場合に待機状態になっている各パイプライン処理ステージへの給電が電源供給選択手段により停止され、特定のパイプライン処理ステージでの処理が終了した場合に各パイプライン処理ステージへの給電が給電供給選択手段により再開されると共に、次命令のアドレスが次命令アドレス計算手段により計算されて命令フェッチアドレス記憶手段に与えられることにより次命令がフェッチされる。

【0027】本発明のデータ処理装置の第5の発明では、特定命令検出手段が特定の命令が処理されていることをその命令アドレスにより検出した場合に待機状態になっている各パイプライン処理ステージへのクロックの供給がクロック供給選択手段により停止され、特定のパイプライン処理ステージでの処理が終了した場合に各パイプライン処理ステージへのクロックの供給がクロック供給選択手段により再開されると共に、次命令のアドレスが次命令アドレス計算手段により計算されて命令フェッチアドレス記憶手段に与えられることにより次命令がフェッチされ、各ステージでは各种的記憶手段に記憶されている内容に従って爾後の処理が開始される。

【0028】本発明のデータ処理装置の第6の発明では、特定命令検出手段が特定の命令が処理されていることをその命令アドレスにより検出した場合に待機状態になっている各パイプライン処理ステージへの給電が電源供給選択手段により停止され、特定のパイプライン処理ステージでの処理が終了した場合に各パイプライン処理

ステージへの給電が電源供給選択手段により再開されると共に、次命令のアドレスが次命令アドレス計算手段により計算されて命令フェッチアドレス記憶手段に与えられることにより次命令がフェッチされ、各ステージでは各静的記憶手段に記憶されている内容に従って爾後の処理が開始される。

#### [0029]

【実施例】以下、本発明をその実施例を示す図面に基づいて詳述する。図1は本発明に係るデータ処理装置の第1の発明の一実施例の構成を示すブロック図である。な 10 お、この図1においては、前述の従来例の説明で参照した図13と同一の参照符号は同一又は相当部分を示している。図1においてはマイクロブロセッサ3内の5段構成の基本的なパイプライン処理機構が示されている。

【0030】即ち、図示されていない外部メモリから命令をプリフェッチする命令プリフェッチステージ (IFステージ)101,命令をデコードするデコードステージ (Dステージ)102,オペランドのアドレス計算を行うオペランドアドレス計算ステージ (Aステージ)103,マイクロROM121のアクセス及びオペランドのプリフェッチを行うオペランドプリフェッチステージ (Fステージ)106,命令を実行する命令実行ステージ (Eステージ)107の5ステージである。

【0031】参照符号1は各ステージ101,102,103,106にクロックを供給するためのクロック供給配線を示している。なお、本発明のデータ処理装置のマイクロプロセッサ3には、図13の従来例に示されている電源供給配線2及びそれから各ステージへの電源配線も備えており、電源供給配線2から各ステージ101,102,103,106,107への給電は常時行われているが、電源供給配線302及びそれから各ステージへの給電線は省略してある。

【0032】なお、Eステージ107には1段のストアバッファ120が備えられている。このEステージ107にストアバッファ120が備えられていることにより、図13に示されているマイクロプロセッサ3は実際には5段以上のパイプライン処理効果を発揮する。

【0033】また、Fステージ106 は、マイクロROM121をアクセスするマイクロROM アクセスステージ(Rステージ)104とオペランドをブリフェッチするオペランドブリフェッチステージ (OFステージ)105とを含んでいる。なお、上述のようなマイクロプロセッサ3を有する従来のデータ処理装置では、命令処理に際しては各ステージで均衡したパイプライン処理が行えるように、処理対象の命令を複数のパイプライン処理単位 (ステージコード)に分解して処理する。

【0034】ところで、IFステージ101からDステージ102へ渡される情報は命令コード108そのものである。 Dステージ102からAステージ103に渡される情報は、命令で指定された演算に関する情報と、オペランドアドレスの計算に関する情報との二種類があり、それぞれD50 コード109, Aコード110 と称されるステージコードとと して処理される。

【0035】Aステージ103 からFステージ106 に渡される情報は、マイクロプログラムルーチンのエントリ番号、マイクロプログラムへのパラメータ等を含む情報と、オペランドアドレスとアクセス方法の指示情報等を含む情報との二種類があり、それぞれRコード111, Fコード112 と称されるステージコードととして処理される。Fステージ106 からEステージ107 に渡される情報は、演算制御情報とリテラル等を含む情報と、オペランド,オペランドアドレス等を含む情報との二種類があり、それぞれEコード113, Sコード114 と称されるステージコードととして処理される。

【0036】以上の構成は図13にその構成が示されている従来のデータ処理装置と同様であるが、本発明のデータ処理装置には、Eステージ107を除く他のIFステージ101, Dステージ102, Aステージ103 及びFステージ106 それぞれにクロック供給選択回路131, 132, 133, 134が備えられている。これらのクロック供給選択回路131, 132, 133, 134はクロック供給配線1からそれぞれのステージ101, 102, 103, 106へのクロックの供給を行うか、あるいは停止するかを選択的することが出来る。

【0037】具体的には、各クロック供給選択回路131, 132, 133, 134は、後述する命令デコード部135 から検出信号136 が与えられると、クロック供給配線1からそれぞれのステージ101, 102, 103, 106へのクロックの供給を停止し、また逆に後述するストアバッファ120 からの処理終了信号138 が与えられるとクロック供給配線1からそれぞれのステージ101, 102, 103, 106へのクロックの供給を行う。

【0038】また、IFステージ101 仁は、図示されていない外部メモリからフェッチすべき命令のアドレスを示す命令フェッチアドレスレジスタ130 が備えられている。

【0039】Dステージ102には、IFステージ101が外部メモリからフェッチした命令コード108をデコードしてそれがあるいはステージでの処理に際して長時間を要する特定の命令(以下、長時間処理命令という)であるか否かを検出する命令デコード部135が備えられている。この命令デコード部135は、命令をデコードした場合にその命令コードが予め配憶している幾つかの長時間処理命令の命令コードであるか否かをチェックする。そして、長時間処理命令の命令コードであった場合には、命令デコード部135はIFステージ101及びDステージ102ののクロック供給選択回路131、132とAステージ103へ検出信号136を出力する。

【0040】 Eステージ107 には、次命令フェッチアドレス生成部137 が備えられている。この次命令フェッチアドレス生成部137 は、Eステージ107 のストアバッファ120 で長時間処理命令の処理が終了した場合に次にIF

ステージ101 ヘフェッチされるべき命令のアドレスを生成する。この次命令フェッチアドレス生成部137 により生成された命令のアドレスはIFステージ101 の命令フェッチアドレスレジスタ130 に与えられる。

【0041】また、上述のようにストアバッファ120での長時間処理命令の処理が終了した場合には、そのことを示す処理終了信号138がストアバッファ120から次命令フェッチアドレス生成部137及び各クロック供給選択回路131、132、133、134に与えられる。この処理終了信号138が与えられることにより各クロック供給選択回路 101、132、133、134が各ステージ101、102、103、106へのクロックの供給を行うことは前述した通りである。

【0042】次に、前述の従来例と同様の図14に示されている命令列を実行する場合の本発明のデータ処理装置の第1の発明の動作について、各バイプライン処理段階で各ステージにおいて処理される命令の状態を示す図2の模式図を参照して説明する。

【0043】まず、図示されていない外部メモリから命令401 がIFステージ101 にフェッチされる。IFステージ101 にフェッチされた命令401 は命令コード108 として 20 Dステージ102 へ転送される。この状態が図2(a) に示されている。

【0044】Dステージ102では、命令401をデコードし、そのデコード結果はDコード109及びAコード110としてAステージ103へ転送される。また、次の命令402が外部メモリからIFステージ101にフェッチされてDステージ102へ転送される。この状態が図2(b)に示されている。

【0045】ところで、命令401 は長時間処理命令(smo v.b)であるので、Dステージ102 の命令デコード部135 は検出信号136 をIFステージ101 及びDステージ102 のクロック供給選択回路131, 132とAステージ103 とへ出力する。これにより、クロック供給配線 1 からIFステージ101 及びDステージ102 へのクロックの供給が停止されてIFステージ101 及びDステージ102 はその動作を停止する。従って、この時点以降はIFステージ101 が命令401 の次の命令402 を外部メモリからフェッチすることはない。

【0046】Aステージ103では、命令401の処理が終了すると、処理結果はRコード111及びFコード112としてFステージ106へ転送される。この状態が図2(c)に示されている。また、Dステージ102の命令デコード部135から検出信号136がAステージ103にも与えられているので、Aステージ103はAステージ103での処理終了後に検出信号136を自身のクロック供給選択回路133及びFステージ106へ出力する。これにより、クロック供給配線1からAステージ103へのクロックの供給が停止されてAステージ103もその動作を停止す

【0047】Fステージ106では、命令401の処理が終 50

了すると、処理結果はEコード113及びSコード114 としてEステージ107 へ転送される。この状態が図2-(d)に示されている。また、Aステージ103 から検出信号136 がFステージ106 にも与えられているので、Fステージ106 はFステージ106 での処理終了後に検出信号136を自身のクロック供給選択回路134 及びEステージ107へ出力する。これにより、クロック供給配線1からFステージ106 へのクロックの供給が停止されてFステージ106 もその動作を停止する。

【0048】 Eステージ107 では、命令401 の処理が終了すると、命令401 がメモリ書き込みを伴うためにストアパッファ120 に書き込みデータを転送する。この状態が図2(e) に示されている。また、Fステージ106 から検出信号136 がEステージ107 にも与えられているので、Eステージ107 の次命令フェッチアドレス生成部137では命令401 の次の命令である命令402 のアドレス(0000064H) を生成する。

【0049】ストアパッファ120では、命令401の処理が終了すると、処理終了信号138を発生して各クロック供給選択回路131,132,133,134及び次命令フェッチアドレス生成部137に与える。これにより、クロック供給配線1から各ステージ101,102,103,106へのクロックの供給が再開されると共に、次命令フェッチアドレス生成部137は先に発生した命令402のアドレス(00000064日)をIFステージ101の命令フェッチアドレスレジスタ130へ送る。

【0050】IFステージ101 では、次命令フェッチアドレス生成部137 から次命令402 のアドレス(00000064H)が命令フェッチアドレスレジスタ130 に与えられるので、その命令402 を外部メモリからフェッチして命令処理を統行する。

【0051】以上のように本発明のデータ処理装置の第1の発明では、Dステージ102の命令デコード部135で命令をデコードした時点でその命令コードが長時間処理命令のコードであることが検出可能な場合には、その命令をEステージ107で処理するしている間にそれより前段の各ステージ101,102,103,106へのクロック供給配線1からのクロックの供給が停止される。従って、長時間処理命令をEステージ107で処理している間は従来は待機状態になる各ステージ101,102,103,106が動作しないため、無駄な電力消費が回避される。

【0052】なお、上記実施例ではDステージ102 に設けられた命令デコード部135 で長時間処理命令の命令コードを検出するようにしているが、他のステージ101, 103,106, 107のいずれで長時間処理命令の検出を行うようにしてもほぼ同様の効果を奏する。

[0053] 次に本発明のデータ処理装置の第2の発明 について説明する。図3は本発明に係るデータ処理装置 の第2の発明の一実施例の構成を示すブロック図であ る。なお、この図3においては、前述の従来例及び第1

40

の発明の説明で参照した図13及び図1と同一の参照符号 は同一又は相当部分を示している。

【0054】図3に示されているように、この第2の発 明では、図1に示されている第1の発明の構成に備えら れているクロック供給選択回路131, 132, 133, 134に代 えて電源供給選択回路141, 142, 143, 144が備えられて いる。そして、各電源供給選択回路141, 142,143, 144 は、第1の発明のクロック供給選択回路131 と同様に、 検出信号136 が与えられた場合に電源供給配線2から各 ステージ101, 102, 103, 106への給電を停止し、また処 理終了信号138 から与えられた場合に電源供給配線2か ら各ステージ101, 102, 103, 106への給電を行う。

【0055】その他の構成は前述の図1に示されている 第1の発明と全く同様である。また、図3ではクロック 供給配線 1 から各ステージ101, 102, 103, 106, 107へ のクロックの供給は常時行われているが、クロック供給 配線1及びそれから各ステージへのクロック信号線は省 略してある。

【0056】具体的には、本発明のデータ処理装置の第 1, Dステージ102, Aステージ103 及びFステージ106 そ れぞれに電源供給選択回路141、142、143、144が備えら れている。これらの電源供給選択回路141, 142, 143, 1 44は、上述の如く、検出信号136が与えられた場合に電 源供給配線2からそれぞれのステージ101, 102, 103, 1 06への電源の供給を停止し、処理終了信号138 が与えら れた場合に電源供給配線2からそれぞれのステージ101. 102, 103, 106への電源の供給を行う。

【0057】次に、前述の第1の発明及び従来例と同様 の図14に示されている命令列を実行する場合の本発明の 30 データ処理装置の第2の発明の動作について、各パイプ ライン処理段階で各ステージにおいて処理される命令の 状態を示す図4の模式図を参照して説明する。

【0058】まず、凶示されていない外部メモリから命 令401 がIFステージ101 にフェッチされる。IFステージ 101 にフェッチされた命令401 は命令コード108 として Dステージ102 へ転送される。この状態が図4(a) に示 されている。

【0059】Dステージ102では、命令401をデコード し、そのデコード結果はDコード109 及びAコード110 としてAステージ103 へ転送される。また、次の命令40 2 が外部メモリからIFステージ101 にフェッチされてD ステージ102 へ転送される。この状態が図4(b) に示さ れている。

【0060】ところで、命令401 は長時間処理命令(smo v.b)であるので、Dステージ102 の命令デコード部135 は検出信号136 をIFステージ101 及びDステージ102 の 電源供給選択回路141, 142とAステージ103 とへ出力す る。これにより、電源供給配線2からIFステージ101 及 びDステージ102 への給電が停止されてIFステージ101

及びDステージ102 はその動作を停止する。従って、こ の時点以降はIFステージ101 が命令401 の次の命令402 を外部メモリからフェッチすることはない。

14

【0061】Aステージ103では、命令401の処理が終 了すると、処理結果はRコード111及びFコード112 と してFステージ106 へ転送される。この状態が図4(c) に示されている。また、Dステージ102 の命令デコード 部135 から検出信号136 がAステージ103 にも与えられ ているので、Aステージ103 はAステージ103 での処理 終了後に検出信号136 を自身の電源供給選択回路143 及 びFステージ106 へ出力する。これにより、電源供給配 線2からAステージ103 への給電が停止されてAステー ジ103 もその動作を停止する。

【0062】Fステージ106 では、命令401 の処理が終 了すると、処理結果はEコード113及びSコード114 と してEステージ107 へ転送される。この状態が図4(d) に示されている。また、Aステージ103 から検出信号13 6 がFステージ106 にも与えられているので、Fステー ジ106 はFステージ106 での処理終了後に検出信号136 2 の発明には、Eステージ107 を除く他のIFステージ10 20 を自身の電源供給選択回路144 及びEステージ107 へ出 カする。これにより、電源供給配線2からFステージ10 6 への給電が停止されてFステージ106 もその動作を停 止する。

> 【0063】 Eステージ107 では、命令401 の処理が終 了すると、命令401 がメモリ書き込みを伴うためにスト アパッファ120 に書き込みデータを転送する。この状態 が図4(e) に示されている。また、Fステージ106 から 検出信号136 がEステージ107 にも与えられているの で、Eステージ107 の次命令フェッチアドレス生成部13 7 では命令401 の次の命令である命令402 のアドレス(0 0000064H) を生成する。

> 【0064】ストアパッファ120では、命令401の処理 が終了すると、処理終了信号138 を発生して各電源供給 選択回路141, 142,143, 144 及び次命令フェッチアドレ ス生成部137 に与える。これにより、電源供給配線2か ら各ステージ101, 102, 103,106への給電が再開される と共に、次命令フェッチアドレス生成部137 は先に発生 した命令402 のアドレス(00000064H) をIFステージ101 の命令フェッチアドレスレジスタ130 へ送る。

【0065】IFステージ101 では、次命令フェッチアド レス生成部137 から次命令402 のアドレス(0000064H) が命令フェッチアドレスレジスタ130 に与えられるの で、その命令402 を外部メモリからフェッチして命令処 理を統行する。

【0066】以上のように本発明のデータ処理装置の第 1の発明では、Dステージ102 の命令デコード部135 で 命令をデコードした時点でその命令コードが長時間処理 命令のコードであることが検出可能な場合には、その命 令をEステージ107 で処理するしている間にそれより前 50 段の各ステージ101, 102, 103, 106への電源供給配線 2

からの給電が停止される。従って、長時間処理命令をE ステージ107 で処理している間は従来は待機状態になる 各ステージ101, 102, 103, 106が動作しないため、無駄 な電力消費が回避される。

【0067】なお、上記実施例ではDステージ102 に設 けられた命令デコード部135 で長時間処理命令の命令コ ードを検出するようにしているが、他のステージ101, 1 03,106, 107のいずれで長時間処理命令の検出を行うよ うにしてもほぼ同様の効果を奏する。

について説明する。図5は本発明に係るデータ処理装置 の第3の発明の一実施例の構成を示すプロック図であ る。なお、この図5においては、前述の従来例及び第 1, 第2の発明の説明で参照した図13及び図1, 図3と 同一の参照符号は同一又は相当部分を示している。

【0069】図5に示されているように、この第3の発 明では、図1に示されている第1の発明においてDステ ージ102 に命令デコード部135 が備えられている代わり にPCプレークポインタ150、プログラムカウンタ(PC)115 及びアドレス比較器151が備えられている。

【0070】また、Aステージ103, Fステージ106, Eス テージ107 及びストアバッファ120にもそれぞれプログ ラムカウンタ116, 117, 118 及び119 が備えられてい

【0071】なお、 以下の説明では、Dステージ102 のプログラムカウンタ115 の値を"DPC", Aステージ 103 のプログラムカウンタ116 の値を"APC", Fステ ージ106 のプログラムカウンタ117 の値を"FPC", E ステージ107 のプログラムカウンタの値を"CPC",ス C " とする。

【0072】その他の構成は前述の図1に示されている 第1の発明と全く同様である。また、図5では電源供給 配線2から各ステージ101, 102, 103, 106, 107 への給 電は常時行われているが、電源供給配線2及びそれから 各ステージへの給電線は省略してある。

【0073】次に、前述の従来例及び各発明と同様の図 14に示されている命令列を実行する場合の本発明のデー タ処理装置の第3の動作について、各パイプライン処理 段階で各ステージにおいて処理される命令の状態を示す 40 図6の模式図を参照して説明する。

【0074】Dステージ102のPCプレークポインタ150 には、このデータ処理装置が処理する命令列の内の特定 の命令である長時間処理命令のアドレス、即ち図14に示 されている命令列を処理する場合にはその内の長時間処 理命令である命令401 のアドレス"00000062H"が予め 記憶されている。

【0075】まず、図示されていない外部メモリから命 令401 がIFステージ101 にフェッチされる。そして、IF ステージ101 にフェッチされた命令401 は命令コード10 50

8 としてDステージ102 へ転送される。その際、Dステ ージ102 のプログラムカウンタ115 には命令401 のアド レス" 00000062H " が" DPC " としてセットされる。こ のようにプログラムカウンタ115 に新たな命令のアドレ スが"DPC"としてセットされると、アドレス比較器15 1 は"DPC"とPCプレークポインタ150 に記憶されてい る値とを比較する。この状態が図 6 (a) に示されてい

16

【0076】 Dステージ102 では、命令401 をデコード 【0068】次に本発明のデータ処理装置の第3の発明 10 し、そのデコード結果はDコード109及びAコード110 としてAステージ103 へ転送される。また、次の命令40 2 が外部メモリからIFステージ101 にフェッチされてD ステージ102 へ転送される。この状態が図6(b) に示さ れている。

> 【0077】この際、Aステージ103 のプログラムカウ ンタ116 には命令401 のアドレス"00000062H "が"AP C " としてセットされる。また、前述のようにアドレス 比較器151 はDステージ102 のプログラムカウンタ115 にセットされた"DPC"とPCプレークポインタ150 に記 20 憶されている値とを比較するが、この場合は比較結果が 一致するので、アドレス比較器151 は検出信号136 をIF ステージ101 及びDステージ102 のクロック供給選択回 路131, 132及びAステージ103 へ出力する。これによ り、クロック供給配線 1 からIFステージ101 及びDステ ージ102 へのクロックの供給が停止されてIFステージ10 1 及びDステージ102 の動作が停止する。従って、IFス テージ101 が次の命令403 を外部メモリからフェッチす ることはない。

【0078】Aステージ103 では、命令401 の処理が終 トアパッファ120 のプログラムカウンタ119 の値を"SP 30 了すると、処理結果はRコード111及びFコード112 と してFステージ106 へ転送される。この際、Fステージ 106 のプログラムカウンタ117 には命令401 のアドレ ス"00000062H"が"FPC"としてセットされる。ま た、アドレス比較器151 から検出信号136 がAステージ 103 にも与えられているので、Aステージ103 はAステ ージ103 での処理終了後に検出信号136 を自身のクロッ ク供給選択回路133 及びFステージ106 へ出力する。こ れにより、クロック供給配線1からAステージ103 への クロックの供給が停止されてAステージ103 の動作が停 止する。この状態が図 6(c) に示されている。

> 【0079】Fステージ106 では、命令401 の処理が終 了すると、処理結果はEコード113及びSコード114 と してEステージ107 へ転送される。その際、Eステージ 107 のプログラムカウンタ118 には命令401 のアドレ ス"00000062H"が"CPC"としてセットされる。ま た、Aステージ103 から検出信号136 がFステージ106 にも与えられているので、Fステージ106 はFステージ 106 での処理終了後に検出信号136 を自身のクロック供 給選択回路134 及びEステージ107 へ出力する。これに より、クロック供給配線1からFステージ106 へのクロ

ックの供給が停止されてFステージ106 の勘作が停止する。この状態が図6(d) に示されている。

【0080】 Eステージ107では、命令401の処理が終了すると、命令401がメモリ告き込みを伴うので、ストアパッファ120に書き込みデータを転送する。その際、ストアパッファ120のプログラムカウンタ119には命令401のアドレス"000000621"が"SPC"としてセットされる。また、Fステージ106から検出信号136がEステージ107にも与えられているので、Eステージ107の次命令フェッチアドレス生成部137では命令401の次の10命令である命令402のアドレス(00000064H)を生成する。この状態が図6(e)に示されている。

【0081】ストアパッファ120では、命令401の処理が終了すると、処理終了信号138を発生して各クロック供給選択回路131、132、133、134及び次命令フェッチアドレス生成部137に与える。これにより、クロック供給配線1から各ステージ101、102、103、106へのクロックの供給が再開されると共に、次命令フェッチアドレス生成部137は先に生成した次の命令である命令402のアドレス(00000064日)を命令フェッチアドレスレジスタ130へ送る。

【0082】IFステージ101 では、次命令フェッチアドレス生成部137 から次命令402 のアドレス(00000064H)が命令フェッチアドレスレジスタ130 に与えられるので、その命令402 を外部メモリからフェッチして命令処理を続行する。

【0083】以上のように、処理対象の命令列の内のいずれのアドレスの命令が長時間処理命令であるかが予め判明している場合にはアドレス比較器151によりそれが検出されるので、その命令をEステージ107で処理して30いる間にそれより前段の各ステージ101、102、103、106へのクロック供給配線1からのクロックの供給を停止することにより、各ステージ101、102、103、106が動作することがなく、無駄な電力消費が回避される。

【0084】なお、上記実施例ではDステージ102 に設けられたアドレス比較器151 で長時間処理命令のアドレスを検出するようにしているが、他のステージ101, 103, 106, 107のいずれで長時間処理命令のアドレス検出を行うようにしてもほぼ同様の効果を奏する。

【0085】次に本発明のデータ処理装置の第4の発明 40 について説明する。図7は本発明に係るデータ処理装置の第4の発明の一実施例の構成を示すブロック図である。なお、この図7においては、前述の従来例及び第1,第2,第3の発明の説明で参照した図13及び図1,図3、図5と同一の参照符号は同一又は相当部分を示している。

【0086】図7に示されているように、この第4の発 明では、図5に示されている第3の発明の構成に備えら れているクロック供給選択回路131, 132, 133, 134に代 えて電源供給選択回路141, 142, 143, 144が備えられて 50 れている。

いる。そして、各電源供給選択回路141, 142,143, 144 は、第3の発明のクロック供給選択回路131 と同様に、 検出信号136 が与えられた場合に電源供給配線2から各 ステージ101, 102, 103, 106への給電を停止し、また処 理終了信号138 から与えられた場合に電源供給配線2か ら各ステージ101, 102, 103, 106への給電を行う。

【0087】その他の構成は前述の図5に示されている第3の発明と全く同様である。また、図7ではクロック供給配線1から各ステージ101,102,103,106,107へのクロックの供給は常時行われているが、クロック供給配線1及びそれから各ステージへのクロック信号線は省略してある。

【0088】具体的には、本発明のデータ処理装置の第4の発明には、Eステージ107を除く他のIFステージ101、Dステージ102、Aステージ103及びFステージ106それぞれに電源供給選択回路141、142、143、144が備えられている。これらの電源供給選択回路141、142、143、144は、上述の如く、検出信号136が与えられた場合に電源供給配線2からそれぞれのステージ101、102、103、106への電源の供給を停止し、処理終了信号138が与えられた場合に電源供給配線2からそれぞれのステージ101、102、103、106への電源の供給を行う。

【0089】次に、前述の従来例及び各発明と同様の図14に示されている命令列を実行する場合の本発明のデータ処理装置の第4動作について、各パイプライン処理段階で各ステージにおいて処理される命令の状態を示す図8の模式図を参照して説明する。

【0090】Dステージ102のPCプレークポインタ150には、このデータ処理装置が処理する命令列の内の特定の命令である長時間処理命令のアドレス、即ち図14に示されている命令列を処理する場合にはその内の長時間処理命令である命令401のアドレス"00000062H "が予め記憶されている。

【0091】まず、図示されていない外部メモリから命令401 がIFステージ101 にフェッチされる。そして、IFステージ101 にフェッチされた命令401 は命令コード108 としてDステージ102 へ転送される。その際、Dステージ102 のプログラムカウンタ115 には命令401 のアドレス"0000062B"が"DPC"としてセットされる。このようにプログラムカウンタ115 に新たな命令のアドレスが"DPC"としてセットされると、アドレス比較器151は"DPC"とPCプレークポインタ150 に記憶されている値とを比較する。この状態が図8(a)に示されている。

【0092】 Dステージ102 では、命令401 をデコードし、そのデコード結果はDコード109 及びAコード110 としてAステージ103 へ転送される。また、次の命令402 が外部メモリからIFステージ101 にフェッチされてDステージ102 へ転送される。この状態が図8(b) に示されている。

【0093】この際、Aステージ103 のプログラムカウ ンタ116 には命令401 のアドレス" 00000062H "が" AP C " としてセットされる。また、前述のようにアドレス 比較器151 はDステージ102 のプログラムカウンタ115 にセットされた"DPC"とPCプレークポインタ150 に記憶されて いる値とを比較するが、この場合は比較結果が一致する ので、アドレス比較器151 は検出信号136 をIFステージ 101 及びDステージ102 の電源供給選択回路141, 142及 びAステージ103 へ出力する。これにより、電源供給配 線2からIFステージ101 及びDステージ102 への給電が 10 理を統行する。 停止されてIFステージ101 及びDステージ102 の動作が 停止する。従って、IFステージ101 が次の命令403 を外 部メモリからフェッチすることはない。

【0094】Aステージ103では、命令401の処理が終 了すると、処理結果はRコード111及びFコード112 と してFステージ106 へ転送される。この際、Fステージ 106 のプログラムカウンタ117 には命令401 のアドレ ス"00000062H "が"FPC "としてセットされる。ま た、アドレス比較器151 から検出信号136 がAステージ 103 にも与えられているので、Aステージ103 はAステ ージ103 での処理終了後に検出信号136 を自身の電源供 給選択回路143 及びFステージ106 へ出力する。これに より、電源供給配線2からAステージ103 への給電が停 止されてAステージ103 の動作が停止する。この状態が 図8(c) に示されている。

【0095】Fステージ106 では、命令401 の処理が終 了すると、処理結果はEコード113及びSコード114 と してEステージ107 へ転送される。その際、Eステージ 107 のプログラムカウンタ118 には命令401 のアドレ ス"00000062H"が"CPC"としてセットされる。ま 30 た、Aステージ103 から検出信号136 がFステージ106 にも与えられているので、Fステージ106 はFステージ 106 での処理終了後に検出信号136 を自身の電源供給選 択回路144 及びEステージ107 へ出力する。これによ り、電源供給配線2からFステージ106 への給電が停止 されてFステージ106 の動作が停止する。この状態が図 8(d) に示されている。

【0096】Eステージ107 では、命令401 の処理が終 了すると、命令401 がメモリ書き込みを伴うので、スト アパッファ120 に魯き込みデータを転送する。その際、 ストアパッファ120 のプログラムカウンタ119 には命令 401 のアドレス"00000062H "が"SPC "としてセット される。また、Fステージ106 から検出信号136 がEス テージ107 にも与えられているので、Eステージ107 の 次命令フェッチアドレス生成部137 では命令401 の次の 命令である命令402 のアドレス(00000064H) を生成す る。この状態が図8(e) に示されている。

【0097】ストアパッファ120では、命令401の処理 が終了すると、処理終了信号138 を発生して各電源供給 ス生成部137 に与える。これにより、電源供給配線2か ら各ステージ101, 102, 103,106への給電が再開される と共に、次命令フェッチアドレス生成部137 は先に生成 した次の命令である命令402 のアドレス(00000064H) を 命令フェッチアドレスレジスタ130 へ送る。

【0098】IFステージ101 では、次命令フェッチアド レス生成部137 から次命令402 のアドレス(00000064H) が命令フェッチアドレスレジスタ130 に与えられるの で、その命令402 を外部メモリからフェッチして命令処

【0099】以上のように、処理対象の命令列の内のい ずれのアドレスの命令が長時間処理命令であるかが予め 判明している場合にはアドレス比較器151 によりそれが 検出されるので、その命令をEステージ107 で処理して いる間にそれより前段の各ステージ101, 102, 103, 106 への電源供給配線2からの給電を停止することにより、 各ステージ101, 102, 103, 106が助作することがなく、 無駄な電力消費が回避される。

【0 1 0 0】なお、上記実施例ではDステージ102 に設 20 けられたアドレス比較器151 で長時間処理命令のアドレ スを検出するようにしているが、他のステージ101, 10 3, 106, 107のいずれで長時間処理命令のアドレス検出 を行うようにしてもほぼ同様の効果を奏する。

【0101】次に本発明のデータ処理装置の第5の発明 について説明する。図9は本発明に係るデータ処理装置 の第5の発明の一実施例の構成を示すプロック図であ る。なお、この図9においては、前述の従来例及び第 1, 第2, 第3第4の発明の説明で参照した図13及び図 1. 図3, 図5, 図7と同一の参照符号は同一又は相当 部分を示している。

【0102】図9に示されているように、この第5の発 明では、図1に示されている第1の発明の構成に更に、 Eステージ107 を除く各ステージ101, 102, 103, 106内 にそれぞれデータの受渡しを行うためにスタティックに データを記憶する静的記憶手段としてのパッファ160,1 61, 162, 163を備えている。なお、これらの各パッファ 160, 161, 162, 163には各クロック供給選択回路131, 1 32, 133, 134からそれぞれのステージ101, 102, 103, 1 06に供給されるクロックが供給されている。

【0103】また、第1の発明においてEステージ107 に備えられている次命令フェッチアドレス生成部137 は 備えられていない。

【0104】その他の構成は前述の図1に示されている 第1の発明と全く同様である。また、図9では電源供給 配線2から各ステージ101, 102, 103, 106, 107 への給 電は常時行われているが、電源供給配線2及びそれから 各ステージへの給電線は省略してある。

【0 1 0 5】なお、IFステージ101 の命令フェッチアド レスレジスタ130 はパッファ160 と接続されていて、パ 選択回路141, 142,143, 144 及び次命令フェッチアドレ 50 ッファ160 に保持されている命令アドレスが入力される

ようになっている。また、命令デコード部135 により長時間処理命令が検出された場合に出力される検出信号136 はAステージ103 のみに与えられ、その後にAステージ103 からFステージ106 へ、Fステージ106 からEステージ107 へ、更にEステージ107から各クロック供給選択回路 131, 132, 133, 134に与えられていて、命令フェッチアドレスレジスタ130 には与えられていない。

【0106】次に、前述の従来例及び各発明と同様の図14に示されている命令列を実行する場合の本発明のデータ処理装置の第5の発明の動作について、各パイプライン処理段階で各ステージにおいて処理される命令の状態を示す図10の模式図を参照して説明する。

【0107】まず、図示されていない外部メモリから命令401 がIFステージ101 にフェッチされる。IFステージ101 にフェッチされる。IFステージ101 にフェッチされた命令401 はパッファ160 から命令コード108 として出力されてDステージ102 へ転送される。その後、次の命令402 が外部メモリからIFステージ101 にフェッチされ、パッファ160 にその命令402 の命令コード及び命令アドレスが一旦記憶される。この状態が図10(a) に示されている。

【0108】Dステージ102では、命令401をデコードし、そのデコード結果はバッファ161からDコード109及びAコード110として出力されてAステージ103へ転送される。また、Dステージ102の命令デコード部135で長時間処理命令(smov.b)であることが検出されるので、命令デコード部135は検出信号136をAステージ103へ出力する。更に、外部メモリから命令403がIFステージ101にフェッチされ、バッファ160にその命令403の命令コード及び命令アドレスが記憶される。この状態が図10(b)に示されている。

【0109】Aステージ103 では、命令401 の処理が終了すると、処理結果はパッファ162からRコード111 及びFコード112 として出力されてFステージ106 へ転送される。また、Dステージ102 から人力された検出信号136 もFステージ106 へ出力される。

【0110】その後、命令402 がDステージ102 のパッファ161 からAステージ103 へ転送される。また、命令403 がIFステージ101 のパッファ160 からDステージ102 へ転送される。更に、外部メモリから命令404 がIFステージ101 ヘフェッチされ、パッファ160 にその命令404 の命令コード及び命令アドレスが記憶される。この状態が図10(c) に示されている。

【0111】Fステージ106 では、命令401 の処理が終 了すると、処理結果はパッファ163からEコード113 及 びSコード114 としてEステージ107 へ転送される。ま た、Aステージ103 から入力された検出信号136 もEス テージ107 へ出力される。その後、命令402 がAステー 50 ジ103 のパッファ162 からFステージ106 へ転送される。また、命令403 がDステージ102 のパッファ161 からAステージ103 へ転送される。命令404 がIFステージ101 のパッファ160 からDステージ102 べ転送される。更に、外部メモリから命令405 がIFステージ101 ヘフェッチされ、パッファ160 にその命令405 の命令コード及び命令アドレスが配憶される。この状態が図10(d) に示されている。

22

【0 1 1 2】 Eステージ107 では、命令401 の処理が終
10 了すると、命令401 がメモリ書き込みを伴うので、スト
アパッファ120 に告き込みデータを転送する。その後、命令402 がFステージ106 のパッファ163 からEステージ107 へ転送される。命令402 がAステージ103 のパッファ162 からFステージ106 へ転送される。また、命令404 がDステージ102 のパッファ161 からAステージ10 3 へ転送される。命令405 が1Fステージ101 のパッファ160 からDステージ102 へ転送される。更に、外部メモリから命令406 が1Fステージ101 ヘフェッチされ、パッファ160 にその命令406 の命令コード及び命令アドレス
20 が記憶される。この状態が図10(e) に示されている。

【0 1 1 3】また、Fステージ106 からEステージ107 へ検出信号136 が入力されると、Eステージ107 は各ステージ101, 102, 103, 106のクロック供給選択回路131, 132, 133, 134へ検出信号136 を出力して各ステージ101, 102, 103, 106へのクロック供給配線1からのクロックの供給を停止させる。これにより、各ステージ101, 102, 103, 106はその動作を停止するが、それぞれのステージ101, 102, 103, 106のパッファ160, 161, 162, 163はスタティックな配憶を行うのでクロックが供給されずともその時点の配憶内容、具体的にはその時点の各ステージ101, 102, 103, 106の処理結果を失うことはない。

【0114】ストアパッファ120では、命令401の処理が終了すると、処理終了信号138を発生して各クロック供給選択回路131,132,133,134に与える。これにより、クロック供給配線1から各ステージ101,102,103,106へのクロックの供給が再開される。このクロックの供給が再開された時点で、各ステージ101,102,103,106の処理結果のデータを記憶しているパッファ160,161,162,163の内容が次段のステージ102,103,106,107へ送られるので、それぞれのステージ102,103,106,107ではそれらのデータに従って以降の処理を再開する。

【0115】IFステージ101では、バッファ160に記憶されている命令アドレスの次のアドレス、上述の例では命令406の命令アドレスがパッファ160に記憶されているので、その命令406の次の命令407のアドレス(0000006EH)が命令フェッチアドレスレジスタ130に与えられるので、その命令406を外部メモリからフェッチして命令処理を続行する。

【0116】以上のように、IFステージ101 の命令フェッチアドレスレジスタ130 でデコードした命令の命令コ

る。

ードが長時間処理命令のコードであることが検出可能な 場合には、その命令をEステージ107 で処理している間 はそれより前段の各ステージ101、102、103、106ではそ れぞれの処理結果をそれぞれのパッファ160, 161, 162, 163に記憶した状態でクロック供給配線1からのクロッ クの供給が停止される。従って、各ステージ101, 102, 103. 106が動作することがないため無駄な電力消費が回 避されると共に、処理の再開時に外部メモリから無駄な 命令フェッチを行うことなく、またクロックの供給停止 時までに各ステージ101, 102, 103, 106で処理した結果 10 14に示されている命令列を実行する場合の本発明のデー をそのまま再使用して迅速に処理を再開することが出来

【0 1 1 7】なお、上記実施例ではDステージ102 に設 けられた命令デコード部135 で長時間処理命令を検出す るようにしているが、他のステージ101, 103, 106, 107 のいずれで長時間処理命令の検出を行うようにしてもほ ぼ同様の効果を奏する。また、上記実施例では命令をデ コードして得られる命令コードにより長時間処理命令を 検出しているが、長時間処理命令のアドレスが予め判明 しているのであれば、図5及び図7に示されている第3 及び第4の発明と同様に、アドレスの一致検出による構 成としてもよい。

【0118】次に本発明のデータ処理装置の第6の発明 について説明する。図11は本発明に係るデータ処理装置 の第6の発明の一実施例の構成を示すブロック図であ る。なお、この図11においては、前述の従来例及び第1 乃至第5の発明の説明で参照した図13及び図1、図3、 図5, 図7, 図9と同一の参照符号は同一又は相当部分 を示している。

【0119】図11に示されているように、この第6の発 30 明では電源供給選択回路141, 142,143, 144 が備えられ ていてクロック供給選択回路131, 132, 133, 134は備え られていない。また、図11ではクロック供給配線1から 各ステージ101, 102, 103, 106, 107へのクロックの供 給は常時行われているが、クロック供給配線1及びそれ から各ステージへのクロック信号線は省略してある。

【0120】また、この第6の発明では、図9に示され ている第5の発明の構成で備えられているパッファ160, 161, 162, 163がいずれも各ステージ101, 102, 103, 1 06とは独立していて、各ステージ101, 102, 103, 106へ 40 の電源供給配線2からの電源供給が電源供給選択回路14 1, 142, 143, 144により遮断された場合にも各パッファ 160, 161, 162, 163への電源供給は行われるようになっ ている。

【0121】また、この第6の発明では、前述の図5及 び図7に示されている第3及び第4の発明と同様のプロ グラムカウンタ115, 116, 117, 118, 119 がそれぞれD ステージ102, Aステージ103, Fステージ106, Eステージ 107,ストアパッファ120 内に備えられている。

第3及び第4の発明ではDステージ102 にPCプレークポ インタ150 及びアドレス比較器151 を備えているが、本 第6の発明ではそれらをストアパッファ120 に備えてい る。そして、このストアパッファ120 に備えられている アドレス比較器151 から出力される検出信号136 は各電 源供給選択回路141、142、143、144 に与えられている。 他の構成は図9に示されている第5の発明と同様であ

【0123】次に、前述の従来例及び各発明と同様の図 夕処理装置の第6の発明の動作について、各パイプライ ン処理段階で各ステージにおいて処理される命令の状態 を示す図12の模式図を参照して説明する。

【0124】まず、図示されていない外部メモリから命 令401 がIFステージ101 にフェッチされる。IFステージ 101 にフェッチされた命令401 はパッファ160 を経由し て命令コード108 としてDステージ102 へ転送される。 その際、Dステージ102 のプログラムカウンタ115 には 命令401 のアドレス"00000062H "が"DPC "としてセ ットされる。その後、次の命令402 が外部メモリからIF ステージ101 にフェッチされ、パッファ160 にその命令 402 の命令コード及び命令アドレスが一旦記憶される。 この状態が図12(a) に示されている。

【0 1 2 5】 Dステージ102 では、命令401 をデコード し、そのデコード結果はパッファ161 を経由してDコー ド109 及びAコード110 としてAステージ103 へ転送さ れる。その際、Aステージ103 のプログラムカウンタ11 6 には命令401 のアドレス"00000062H"が"APC"と してセットされる。次の命令402 がIFステージ101 から パッファ160 を経由してDステージ102 へ転送され、D ステージ102 のプログラムカウンタ115 には命令402 の アドレス" 00000064H " が" DPC " としてセットされ る。更に、外部メモリから命令403 がJFステージ101 に フェッチされ、パッファ160 にその命令403 の命令コー ド及び命令アドレスが記憶される。この状態が図12(b) に示されている。

【0 1 2 6】 Aステージ103 では、命令401 の処理が終 了すると、その処理結果はパッファ162 を経由してRコ ード111 及びFコード112 としてFステージ106 へ転送 される。その際、Fステージ106 のプログラムカウンタ 117 には命令401 のアドレス"00000062H "が"FPC" としてセットされる。また、次の命令402 がAステージ 103 からパッファ161 を経由してAステージ103 へ転送 され、プログラムカウンタ116 には命令402 のアドレ ス"00000064H "が"APC "としてセットされる。更 に、命令403 がIFステージ101 からパッファ160 を経由 してDステージ102 へ転送され、Dステージ102 のプロ グラムカウンタ115 には命令402 のアドレス"00000066 H"が"DPC"としてセットされる。更に、外部メモリ 【0122】更に、前述の図5及び図7に示されている 50 から命令404 がIFステージ101 にフェッチされ、バッフ

20

ァ160 にその命令404 の命令コード及び命令アドレスが 記憶される。この状態が図12(c) に示されている。

【0127】 Fステージ106 では、命令401 の処理が終 了すると、その処理結果はパッファ163 を経由してEコ ード113 及びSコード114 としてEステージ107 へ転送 される。その際、Eステージ107 のプログラムカウンタ 118 には命令401 のアドレス"00000062H "が"CPC " としてセットされる。また、次の命令402 がAステージ 103 からパッファ162 を経由してFステージ106 へ転送 され、プログラムカウンタ117 には命令402 のアドレ ス"00000064H"が"FPC"としてセットされる。更 に、命令403 がDステージ102 からパッファ161 を経由 してAステージ103 へ転送され、プログラムカウンタ11 6 には命令403 のアドレス"00000066H "が"APC "と してセットされる。更に、命令404 がIFステージ101 か らパッファ160を経由してDステージ102 へ転送され、 Dステージ102 のプログラムカウンタ115 には命令404 のアドレス"00000068H "が"DPC "としてセットされ る。 更に、外部メモリから命令405 がIFステージ101 に フェッチされ、バッファ160 にその命令404 の命令コー ド及び命令アドレスが記憶される。この状態が図12(d) に示されている。

【0128】Eステージ107 では、命令401 の処理が終 了すると、命令401 がメモリ書き込みを伴うので、スト アパッファ120 に働き込みデータを転送する。その際、 ストアパッファ120 のプログラムカウンタ119 には命令 401 のアドレス"0000006211 "が"SPC "としてセット される。また、次の命令402 がFステージ106 からパッ ファ163 を経由してEステージ107 へ転送され、Eステ ージ107 のプログラムカウンタ118 には命令402 のアド レス"00000064H"が"CPC"としてセットされる。更 に、命令403 がAステージ103 からパッファ162 を経由 してFステージ106 へ転送され、プログラムカウンタ11 7 には命令403 のアドレス"00000066H"が"FPC"と してセットされる。更に、命令404 がDステージ102 か らパッファ161 を経由してAステージ103 へ転送され、 プログラムカウンタ116 には命令404 のアドレス" 0000 0068H "が" APC "としてセットされる。更に、命令40 5 がIFステージ101 からパッファ160 を経由してDステ ージ102 へ転送され、Dステージ102 のプログラムカウ ンタ115 には命令405 のアドレス"00000068A"が"DP C"としてセットされる。更に、外部メモリから命令40 6 がIFステージ101 にフェッチされ、パッファ160 にそ の命令404 の命令コード及び命令アドレスが記憶され る。この状態が図12(e) に示されている。

【0129】ストアパッファ120では、PCブレークポインタ150に予め記憶されている長時間処理命令のアドレスとプログラムカウンタ119に"SPC"として記憶された値とを比較し、この場合は一致するので検出信号136を前段の各ステージ101,102,103,106の電源供給選択

回路141, 142,143, 144 へ出力する。これにより、電源 供給配線2から各ステージ101, 102, 103, 106への電源 の供給が停止される。これにより、各ステージ101, 10 2, 103, 106はその動作を停止するが、バッファ160, 16 1, 162, 163への給電は停止されないのでその時点の記 億内容、具体的にはその時点の各ステージ101, 102, 10 3, 106の処理結果を失うことはない。

26

【0130】ストアパッファ120は命令401の処理が終了すると、処理終了信号138を発生して各電源供給選択回路141,142,143,144に与える。これにより、電源供給配線2から各ステージ101,102,103,106への電源の供給が再開される。この電源の供給が再開された時点で、各ステージ101,102,103,106の処理結果のデータを記憶しているパッファ160,161,162,163の内容が次段のステージ102,103,106,107へ送られるので、それぞれのステージ102,103,106,107ではそれらのデータに従って以降の処理を再開する。

【0131】IFステージ101 は、パッファ160 に配憶されている命令アドレスの次のアドレス、上述の例では命令406 の命令アドレスがパッファ160 に記憶されているのでその命令406 の次の命令407 のアドレス(0000006E E) が命令フェッチアドレスレジスタ130 に与えられるので、その命令406 を外部メモリからフェッチして命令処理を続行する。

【0132】以上のように、IFステージ101の命令フェッチアドレスレジスタ130でデコードした命令が長時間処理命令であることが検出可能な場合には、その命令をEステージ107で処理中にそれより前段の各ステージ101、102、103、106ではそれぞれの処理結果をそれぞれバッファ160、161、162、163に記憶させた状態で電源供給配線2からの給電が停止される。従って、各ステージ101、102、103、106が動作することがないため無駄な電力消費が回避されると共に、処理の再開時に外部メモリから無駄な命令フェッチを行うことなく、また電源の遮断時までに各ステージ101、102、103、106で処理した結果をそのまま再使用して処理を再開することが出来る。

【0133】なお、上記実施例ではビステージ107 に設けられたアドレス比較器151 で長時間処理命令を検出するようにしているが、他のステージ101, 102, 103, 106のいずれで長時間処理命令の検出を行うようにしてもほぼ同様の効果を奏する。また、上記実施例では、長時間処理命令のアドレスが予め判明しているのでアドレス比較器151 により長時間処理命令のアドレスを検出しているが、命令をデコードした結果から長時間処理命令をする構成としてもよい。

#### [0134]

【発明の効果】以上に詳述したように本発明のデータ処理装置の第1の発明によれば、特定のパイプライン処理ステージでの処理に際して他の各パイプライン処理ステ 50 ージが待機状態になるような特定の命令がデコードされ

た時点で特定のパイプライン処理ステージより前段の各パイプライン処理ステージへのクロックの供給が停止される。従って、特定の命令を特定のパイプライン処理ステージで処理している間は従来は待機状態になる各パイプライン処理ステージが動作しないために無駄な電力消費が回避される。

【0135】また、本発明のデータ処理装置の第2の発明によれば、特定のパイプライン処理ステージでの処理に際して他の各パイプライン処理ステージが待機状態になるような特定の命令がデコードされた時点で特定のパ10イプライン処理ステージより前段の各パイプライン処理ステージへの給電が停止される。従って、特定の命令を特定のパイプライン処理ステージで処理している間は従来は待機状態になる各パイプライン処理ステージが動作しないために無駄な電力消費が回避される。

【0136】また、本発明のデータ処理装置の第3の発明によれば、特定のパイプライン処理ステージでの処理に際して他の各パイプライン処理ステージが特機状態になるような特定の命令のアドレスが検出された時点で特定のパイプライン処理ステージへのクロックの供給が停止される。従って、特定の命令を特定のパイプライン処理ステージで処理している間は従来は待機状態になる各パイプライン処理ステージが動作しないために無駄な電力消費が回避される。

【0137】また、本発明のデータ処理装置の第4の発明によれば、特定のパイプライン処理ステージでの処理に際して他の各パイプライン処理ステージが待機状態になるような特定の命令のアドレスが検出された時点で特定のパイプライン処理ステージより前段の各パイプライン処理ステージへの給電が停止される。従って、特定の命令を特定のパイプライン処理ステージで処理している間は従来は待機状態になる各パイプライン処理ステージが動作しないために無駄な電力消費が回避される。

【0138】また、本発明のデータ処理装置の第5の発明によれば、特定のパイプライン処理ステージでの処理に際して他の各パイプライン処理ステージが特機状態になるような特定の命令がデコードされた時点で特定のパイプライン処理ステージより前段の各パイプライン処理ステージとり前段の各パイプライン処理ステージ及び各静的記憶手段に保持された状態で各パイプライン処理ステージ及び各静的記憶手段へのクロックの供給が停止される。従って、特定の命令を特定のパイプライン処理ステージで処理している間は従来は特機状態になる各パイプライン処理ステージが動作しないために無駄な電力消費が回避されると共に、処理再開時には各静的記憶手段に保持されている内容に従って直ちにパイプライン処理が再開される。

【0139】また、本発明のデータ処理装置の第6の発明によれば、特定のパイプライン処理ステージでの処理に際して他の各パイプライン処理ステージが待機状態に 50

なるような特定の命令のアドレスが検出された時点で特定のパイプライン処理ステージより前段の各パイプライン処理ステージでの処理結果が静的記憶手段に保持された状態で各パイプライン処理ステージへの給電が停止される。従って、特定の命令を特定のパイプライン処理ステージで処理している間は従来は待機状態になる各パイプライン処理ステージが動作しないために無駄な電力消費が回避されると共に、処理再開時には各静的記憶手段に保持されている内容に従って直ちにパイプライン処理が再開される。

## 【図面の簡単な説明】

【図1】本発明に係るデータ処理装置の第1の発明の一 実施例の構成を示すブロック図である。

【図2】本発明に係るデータ処理装置の第1の発明の一 実施例の動作説明のための各パイプライン処理段階で各 ステージにおいて処理される命令の状態を示す模式図で ある。

【図3】本発明に係るデータ処理装置の第2の発明の一 実施例の構成を示すプロック図である。

20 【図4】本発明に係るデータ処理装置の第2の発明の一 実施例の動作説明のための各パイプライン処理段階で各 ステージにおいて処理される命令の状態を示す模式図で ある。

【図5】本発明に係るデータ処理装置の第3の発明の一 実施例の構成を示すプロック図である。

【図6】本発明に係るデータ処理装置の第3の発明の一 実施例の動作説明のための各パイプライン処理段階で各 ステージにおいて処理される命令の状態を示す模式図で ある。

30 【図7】本発明に係るデータ処理装置の第4の発明の一 実施例の構成を示すブロック図である。

【図8】木発明に係るデータ処理装置の第4の発明の一 実施例の動作説明のための各バイプライン処理段階で各 ステージにおいて処理される命令の状態を示す模式図で なる

【図9】本発明に係るデータ処理装置の第5の発明の一 実施例の構成を示すプロック図である。

なるような特定の命令がデコードされた時点で特定のパ 【図10】本発明に係るデータ処理装置の第5の発明の イプライン処理ステージより前段の各パイプライン処理 一実施例の動作説明のための各パイプライン処理段階で ステージでの処理結果が静的記憶手段に保持された状態 40 各ステージにおいて処理される命令の状態を示す模式図 であパイプライン処理ステージ及び各種的記憶手段への である。

【図11】本発明に係るデータ処理装置の第6の発明の 一実施例の構成を示すブロック図である。

【図12】本発明に係るデータ処理装置の第6の発明の一実施例の動作説明のための各パイプライン処理段階で各ステージにおいて処理される命令の状態を示す模式図である。

【図13】従来のデータ処理装置の一構成例を示すブロック図である。

【図14】本発明及び従来のデータ処理装置によりパイ

プライン処理される命令列の一例を示す模式図である。 【図15】従来のデータ処理装置の動作説明のための各 パイプライン処理段階で各ステージにおいて処理される 命令の状態を示す模式図である。

## 【符号の説明】


- 1 クロック供給配線
- 2 電源供給配線
- 101 IFステージ
- 102 Dステージ
- 103 Aステージ
- 106 Fステージ
- 107 Eステージ
- 115 プログラムカウンタ
- 116 プログラムカウンタ
- 117 プログラムカウンタ
- 118 プログラムカウンタ
- 119 プログラムカウンタ
- 120 ストアパッファ

**特別平6**−2 *30* 


- 130 命令フェッチアドレスレジスタ131 クロック供給選択回路
- 132 クロック供給選択回路
- 133 クロック供給選択回路
- 134 クロック供給選択回路
- 135 命令デコード部
- 136 次命令フェッチアドレス生成部
- 141 電源供給選択回路
- 142 電源供給選択回路
- 10 143 電源供給選択回路
  - 144 電源供給選択回路
    - 150 PCプレークポインタ
    - 151 アドレス比較器
    - 160 パッファ
    - 161 パッファ
    - 162 パッファ
    - 163 パッファ

[図2]


(図4)




[図1]



【図3】




[図5]




【図6】


[図8]



【図7】




【図9】




【図10】


[図12]



【図11】



[図13]



【図14】

アドレス	命令		
0000062	smov:b		-401
C0000064	movis, w	r2,@(r13)	-402
00000066	edd:g. w	#4.r13	-403
00000068	movis, w	r1.0(r13)	-404
D000006A	a 0 0: 0. w	#4.r13	-405
0000006C	mov: I, w	r14.r0	-406
0000006E	mov: I. w	r12.r1	-407
00000070		#h*8000001.r2	-4NR

【図15】

	ステーツ名	処理中の命令
(a)	Dステージ Aステージ	smov. b (401)
( 0 )	F ステージ E ステージ	-
	ストアパッファ	
	[a = a = ii	<u> </u>
	Dステージ  Aステージ	mov:s. w(402) smov. b (401)
(b)	Fステージ  Eステージ	
	えトアパッファ	
		<u> </u>
	Dステージ	add: q. w(403) mov: s. w(402)
(c)	Aステージ Fステージ Eステージ	smov. b (401)
	E ステージ ストアパッノア	
		<b>.</b>
	Dステージ	mov: s. w(404)
(d)	A ステージ □ Γ ステージ □	add: q. w(403) mov: s. w(402)
	E ステージ  ストアパッファ	smov, b (401)
	(11111111111111111111111111111111111111	
	Dステージ	add: s. w(405)
(e)	Aステージ  Fステージ	mov: s. w(404) edd: g. w(403)
	Eステージ	mov: a. w(402)
	ストアハッファ	smov. b (401)